Projektowanie termiczne opakowań elektronicznych

Wraz z rozwojem produktów elektronicznych w kierunku wysokiej integracji, wysokiej wydajności i wielofunkcyjności, pojawia się coraz więcej linii chipów I / O, prędkość chipów jest coraz szybsza, a moc również jest coraz wyższa, co prowadzi na szereg problemów, takich jak wzrost temperatury urządzenia i gęstość mocy. Korzystając z technologii CAE, można przewidzieć wydajność urządzeń elektronicznych, a także zoptymalizować wymiary strukturalne i parametry procesu, aby poprawić jakość produktu, skrócić cykl rozwoju produktu i obniżyć koszty rozwoju produktu.

Poniżej znajduje się krótkie wprowadzenie do technologii symulacji CFD w rozwiązywaniu niektórych typowych problemów inżynieryjnych we wzmacniaczu R &; D proces pakowania elektronicznego:

1.Analiza rozkładu temperatury w pakiecie chipów.

2.Analiza ścieżki przepływu ciepła w pakiecie chipów.

3. Analiza symulacyjna odporności termicznej w standardzie JEDEC po pakowaniu chipów.

W projektowaniu termicznym opakowań chipów musimy wziąć pod uwagę wydajność wymiany ciepła opakowań chipów o różnych strukturach i zapewnić model pakowania chipów do analizy termicznej na poziomie płyty lub systemu. Oprogramowanie Icepak może bezpośrednio generować szczegółowy model struktury chipa zgodnie z informacjami z oprogramowania ECAD, co jest wygodne dla inżynierów do przewidywania rozkładu temperatury i projektowania optymalizacji termicznej opakowania chipów.