Jak rozwiązać problemy termiczne związane z pakowaniem chipów
Układy logiczne wytwarzają ciepło, a im gęstsza logika i większe wykorzystanie elementów przetwarzających, tym więcej ciepła. ...
Inżynierowie szukają sposobów efektywnego odprowadzania ciepła ze złożonych modułów.
Umieszczenie wielu chipów obok siebie w tym samym opakowaniu może złagodzić problemy termiczne, ale w miarę jak firmy coraz bardziej zagłębiają się w układanie chipów i gęstsze pakowanie w celu zwiększenia wydajności i zmniejszenia mocy, borykają się z nowym zestawem problemów związanych z ciepłem.
Zaawansowane chipy opakowaniowe mogą nie tylko zaspokoić potrzeby obliczeń o wysokiej wydajności, sztucznej inteligencji, wzrostu gęstości mocy itp., ale problemy z rozpraszaniem ciepła w zaawansowanych opakowaniach również stały się złożone. Ponieważ gorące punkty na jednym chipie będą miały wpływ na dystrybucję ciepła sąsiednich chipów. Szybkość połączeń między chipami jest również mniejsza w modułach niż w SoC.
„Zanim świat zaczął zajmować się technologiami wielordzeniowymi, mieliśmy do czynienia z chipem o maksymalnej mocy około 150 watów na centymetr kwadratowy, który był jednopunktowym źródłem ciepła” – powiedział John Parry, szef działu elektroniki i półprzewodników w firmie Oprogramowanie Siemens Digital Industries. Możesz rozpraszać ciepło we wszystkich trzech kierunkach, dzięki czemu możesz osiągnąć całkiem wysokie gęstości mocy. Ale kiedy masz chip i kładziesz obok niego inny, a następnie kładziesz obok niego kolejny, one „nagrzewają się nawzajem”. Oznacza to, że nie można tolerować tego samego poziomu mocy dla każdego chipa, co powoduje, że ciepło wyzwanie znacznie trudniejsze.”
Jest to jedna z głównych przyczyn powolnego postępu układania stosów 3D-IC na rynku. Chociaż koncepcja ma sens z punktu widzenia wydajności energetycznej i integracji – i dobrze sprawdza się w 3D NAND i HBM – to zupełnie inna historia, gdy uwzględni się w niej logikę. Układy logiczne generują ciepło, a im gęstsza logika i im większe wykorzystanie elementów przetwarzających, tym więcej ciepła. To sprawia, że układanie logiki jest rzadkie, co wyjaśnia popularność flip-chipów 2.5D BGA i projektów typu fan-out
01 Wybierz odpowiedni pakiet
Dla projektantów chipów istnieje wiele opcji pakowania. Jednak wydajność integracji chipów jest kluczowa. Komponenty takie jak krzem, TSV, filary miedziane itp. mają różne współczynniki rozszerzalności cieplnej (TCE), co wpływa na wydajność montażu i długoterminową niezawodność.
Jeśli otwierasz i zamykasz z większą częstotliwością, możesz napotkać problemy z cyklami termicznymi. Płytka drukowana, kulki lutownicze i krzem rozszerzają się i kurczą w różnym tempie. Dlatego normalne jest, że w rogach opakowania pojawiają się awarie związane z cyklami termicznymi, w których mogą pękać kulki lutownicze. Można więc umieścić tam dodatkowy przewód uziemiający lub dodatkowy zasilacz.
Popularna obecnie obudowa typu flip-chip BGA z procesorem i HBM ma powierzchnię około 2500 milimetrów kwadratowych. „Widzimy, że jeden duży chip potencjalnie może przekształcić się w cztery lub pięć małych chipów” – powiedział Mike McIntyre, dyrektor ds. zarządzania oprogramowaniem w Onto Innovation. „Musisz więc mieć więcej wejść/wyjść, aby te chipy mogły ze sobą rozmawiać. Dzięki temu możesz alokować ciepło.
Ostatecznie chłodzenie to problem, który można rozwiązać na poziomie systemu i wiąże się to z szeregiem kompromisów.
W rzeczywistości niektóre urządzenia są tak złożone, że trudno jest łatwo wymienić komponenty w celu dostosowania tych urządzeń do określonego obszaru zastosowań. Z tego powodu wiele zaawansowanych produktów opakowaniowych wykorzystuje się do komponentów o bardzo dużej objętości lub elastycznych cenowo, takich jak chipy serwerowe.
02 Postęp w symulacji i testowaniu modułów chipowych
Niemniej jednak inżynierowie szukają nowych sposobów przeprowadzania analizy termicznej niezawodności pakietu przed wyprodukowaniem zapakowanych modułów. Na przykład firma Siemens podaje przykład modułu opartego na dwóch układach ASIC, który montuje warstwę redystrybucyjną typu fan-out (RDL) na wielowarstwowym podłożu organicznym w obudowie BGA. Wykorzystuje dwa modele, jeden dla WLP oparty na RDL, a drugi dla BGA na wielowarstwowych podłożach organicznych. Te modele pakietów są parametryczne, obejmują stos warstw podłoża i BGA przed wprowadzeniem informacji EDA, a także umożliwiają wczesną ocenę materiału i wybór rozmieszczenia matrycy. Następnie zaimportowano dane EDA i dla każdego modelu mapy materiałowe dostarczyły szczegółowego opisu termicznego rozkładu miedzi we wszystkich warstwach. Ostateczna symulacja rozpraszania ciepła (patrz rysunek 2) uwzględniała wszystkie materiały z wyjątkiem metalowej nasadki, TIM i materiałów niewypełniających.
Dyrektor ds. marketingu technicznego JCET, Eric Ouyang, dołączył do inżynierów JCET i Meta, aby porównać wydajność cieplną chipów monolitycznych, modułów wielochipowych, przekładek 2,5D i układów warstwowych 3D z jednym układem ASIC i dwoma układami SRAM. Proces porównania utrzymuje środowisko serwera, radiator z komorą próżniową i TIM na stałym poziomie. Pod względem termicznym 2,5D i MCM działają lepiej niż chipy 3D lub monolityczne. Ouyang i współpracownicy z JCET zaprojektowali matrycę rezystorów i diagram obwiedni mocy (patrz rysunek 3), które można wykorzystać na wczesnym etapie projektowania modułu do określenia poziomów mocy wejściowej różnych układów i ustawienia złączy przed czasochłonnymi symulacjami termicznymi. Czy temperatura może być niezawodnie łączona. Jak pokazano na rysunku, bezpieczna strefa podkreśla zakres mocy każdego chipa, który spełnia standardy niezawodności.
Ouyang wyjaśnił, że podczas procesu projektowania projektanci obwodów mogą mieć pojęcie o poziomach mocy różnych chipów umieszczonych w module, ale mogą nie wiedzieć, czy te poziomy mocy mieszczą się w granicach niezawodności. Ten diagram określa bezpieczny obszar zasilania dla maksymalnie trzech chipów w module chipletu. Zespół opracował automatyczny kalkulator mocy dla większej liczby żetonów.
03 Określenie oporu cieplnego
Potrafimy zrozumieć, w jaki sposób ciepło przewodzone jest przez chip krzemowy, płytkę drukowaną, klej, TIM lub pokrywkę opakowania, a także stosować standardowe metody pomiaru różnicy temperatur i funkcji mocy do śledzenia wartości temperatury i rezystancji.
„Ścieżkę cieplną określa się ilościowo za pomocą trzech kluczowych wartości – oporu cieplnego od złącza urządzenia do otoczenia, oporu cieplnego od złącza do obudowy [na górze opakowania] oraz oporu cieplnego od złącza do płytka drukowana” – powiedział Ouyang z JCET. opór cieplny. Zauważył, że klienci JCET wymagają co najmniej θja, θjc i θjb, których następnie używają przy projektowaniu systemu. Mogą wymagać, aby dany opór cieplny nie przekraczał określonej wartości i wymagać, aby projekt opakowania zapewniał taką wydajność. (Szczegółowe informacje można znaleźć w dokumencie JESD51-12 firmy JEDEC dotyczącym raportowania i korzystania z informacji termicznych opakowania).
Symulacja termiczna to najbardziej ekonomiczny sposób badania doboru i dopasowywania materiałów. Symulując stan roboczy chipa, zwykle znajdujemy jeden lub więcej gorących punktów, więc możemy dodać miedź do materiału podstawowego poniżej gorących punktów, aby ułatwić odprowadzanie ciepła; lub zmień materiał opakowaniowy i dodaj radiator. Integrator systemu może określić, że opory termiczne θja, θjc i θjb nie mogą przekraczać określonych wartości. Zwykle temperatura złącza krzemowego powinna być utrzymywana poniżej 125 stopni.
Po zakończeniu symulacji fabryka opakowań przeprowadza projekt eksperymentów (DOE), aby uzyskać ostateczne rozwiązanie w zakresie pakowania.
04 Wybierz TYM
W obudowie ponad 90% ciepła jest rozpraszane przez obudowę od góry chipa do radiatora, zwykle pionowych żeberek na bazie anodyzowanego aluminium. Materiał interfejsu termicznego (TIM) o wysokiej przewodności cieplnej jest umieszczony pomiędzy chipem a obudową, aby pomóc w przekazywaniu ciepła. TIM nowej generacji do procesorów obejmuje stopy blach, takie jak ind i cyna, a także cynę spiekaną srebrem, o przewodności odpowiednio 60 W/mK i 50 W/mK.
Ponieważ producenci przechodzą SoC na procesy chipletowe, potrzebnych jest więcej TIM o różnych właściwościach i grubościach.
YoungDo Kweon, starszy dyrektor ds. badań i rozwoju w firmie Amkor, powiedział, że w przypadku systemów o dużej gęstości opór cieplny TIM pomiędzy chipem a obudową ma większy wpływ na ogólną rezystancję cieplną opakowanego modułu. Trendy w zakresie zasilania dramatycznie rosną, szczególnie w przypadku logiki, dlatego skupiamy się na utrzymywaniu niskich temperatur złączy, aby zapewnić niezawodne działanie półprzewodników. Chociaż dostawcy TIM podają wartości oporu cieplnego swoich materiałów, w rzeczywistości na opór cieplny od chipa do opakowania (θjc) wpływa sam proces montażu, w tym jakość wiązania i powierzchnia styku pomiędzy chipem a TIM. Zauważył, że testowanie z użyciem rzeczywistych narzędzi montażowych i materiałów wiążących w kontrolowanym środowisku ma kluczowe znaczenie dla zrozumienia rzeczywistej wydajności termicznej i wyboru najlepszego TIM na potrzeby kwalifikacji klienta.
Szczególnym problemem są luki. Parry z firmy Siemens powiedział: „Wykorzystanie materiałów w opakowaniach jest dużym wyzwaniem. Wiemy już, że właściwości materiału kleju lub kleju oraz sposób, w jaki materiał zwilża powierzchnię, będą miały wpływ na ogólną odporność termiczną materiału, to znaczy rezystancja styku. Wiele zależy od tego, jak materiał wpływa na powierzchnię bez tworzenia niedoskonałości, które tworzą dodatkowy opór dla przepływu ciepła.
05 Radzenie sobie z problemami cieplnymi w inny sposób
Producenci chipów szukają sposobów rozwiązania problemu odprowadzania ciepła. Randy White, menedżer programu rozwiązań pamięci w Keysight Technologies, powiedział: „Metoda pakowania pozostaje taka sama; jeśli zmniejszysz rozmiar chipa o jedną czwartą, przyspieszy. Mogą występować pewne różnice w integralności sygnału. Ze względu na zewnętrzne klucze pakietu Drut łączący wchodzi do chipa, a im dłuższy jest przewód, tym większa jest indukcyjność, więc pojawia się kwestia wydajności elektrycznej. Jak zatem rozproszyć tak dużo energii na wystarczająco małej przestrzeni? To kolejny kluczowy parametr, który należy zbadać .”
Doprowadziło to do znacznych inwestycji w najnowocześniejsze badania nad klejeniem, pozornie skupiające się na klejeniu hybrydowym. Jednak łączenie hybrydowe jest drogie i ogranicza się do zastosowań z procesorami o wysokiej wydajności, a TSMC jest obecnie jedną z niewielu firm oferujących tę technologię. Perspektywy łączenia fotonów na chipach CMOS lub azotku galu na krzemie są jednak obiecujące.
06 Wniosek
Początkowy pomysł na zaawansowane opakowanie jest taki, że będzie działać jak klocki Lego – chipy opracowane w różnych węzłach procesu można ze sobą łączyć, co pozwala złagodzić problemy termiczne. Ale to ma swoją cenę. Z punktu widzenia wydajności i mocy ważna jest odległość, jaką musi pokonać sygnał, a obwody, które są zawsze włączone lub muszą pozostać częściowo otwarte, mogą mieć wpływ na wydajność cieplną. Podział chipa na wiele części w celu zwiększenia wydajności i elastyczności nie jest tak prosty, jak się wydaje. Każdy interkonekt w pakiecie musi być zoptymalizowany, a hotspoty nie są już ograniczone do jednego chipa.
Wczesne narzędzia do modelowania mogłyby zostać wykorzystane do wykluczenia różnych kombinacji chipów, co dałoby projektantom złożonych modułów duże wsparcie. W dobie stale rosnącej gęstości mocy symulacje termiczne i wprowadzanie nowych TIM pozostaną niezbędne.
